如何编译QuestaSim仿真中用到的Xilinx仿真库

如何编译QuestaSim仿真中用到的Xilinx仿真库

QuestaSim是Mentor Graphics公司推出的一款支持SystemVerilog的仿真工具。在实际应用仿真中，经常会使用到各个厂家的FPGA仿真库，每次仿真都要对使用的库文件进行编译加载，耗费大量时间和精力。如果能够将各个厂家的仿真库直接编译到QuestaSim的默认仿真库中，则会达到一劳永逸的效果。本篇幅详细介绍如何将Xilinx公司的FPGA仿真库编译到QuestaSim默认仿真库中。

首先确认已经正确安装好QuestaSim和ISE两个软件（本文以QuestaSim10.1和ISE10.1为例）。找到ISE安装目录中../bin/nt文件夹，点击运行其中的compxlib.exe文件。

在弹出的对话框中，选择ModelSim（QuestaSim是ModelSim支持SystemVerilog的版本，两者需要的Xilinx库文件完全相同），然后选择QuestaSim位置（QuestaSim位置要指定到win32文件夹位置，所图所示），完成后点击Next。

在接下来的对话框中，选择要编译库的语言，可以单独选择VHDL、Verilog以及两者都选择，之后点击Next，选敏久择FPGA器件，可以针对需要选择相应的器件，或者选择全部器畜救财件，选择完毕后点击Next。

接下来的窗口，需要制定生成库的类型，UNISIM和XilinxCoreLib库一般用来进行功能仿真，SIMPRIM一般用来进行时序仿真，通常都需要选上。选择完毕后点击Next。

接着输入生成愁销Xilinx库文件的位置，默认位置是ISE安装目录下。点击Next后，工具会自动生成QuestaSim需要的库文件。

待工具生成库文件结束后，在QuestaSim安装目录下，找到modelsim.ini配置文件，将编译好的库文件路径加入到该文件中，这样下次启动时，QuestaSim会自动加载配置的库。